Публикация №15668(БАЛЛЫ 20)

Название публикацииDesign Validation of Recurrent Signal Processor FPGA prototype
Название на другом языке
Тип публикацииДоклад
Издание2021 IEEE East-West Design and Test Symposium, EWDTS 2021 (Batumi, 10-13 September 2021)
ИздательInstitute of Electrical and Electronics Engineers Inc.
ISBNНе задан
DOI10.1109/EWDTS52692.2021.9581005
Год издания2021
ТомНе задан
НомерНе задан
ГлаваНе задан
Страницы1-5
АннотацияНе задан
Авторы(ФИЦ ИУ РАН) Степченков Юрий Афанасьевич
(ФИЦ ИУ РАН) Хилько Дмитрий Владимирович
(ФИЦ ИУ РАН) Орлов Георгий Александрович
Шикунов Юрий Игоревич
ссылка в Internet
РИНЦ0
WoS0
Баллы20
Грант %100
Цитируемые
публикации авторов
ФИЦ ИУ РАН